Khác biệt giữa các bản “Universal architechture”

không có tóm lược sửa đổi
Kiến trúc Universal RISC Architecture là kiến trúc 128 bit của bộ vi xử lý UAxURA. Kiến trúc này là kiến trúc hoàn toàn 128 bit ngay từ đầu khi thiết kế. Mục tiêu của kiến trúc này là nền tảng tính toán cho hầu hết tất cả thiết bị. <br />
UAx cũng có thể dành cho các thiết bị nhúng, hoặc máy tính cầm tay.
== Tổng quát ==
UAURA có 128 thanh ghi đa dụng 128 bit dành cho tính số nguyên. Số nguyên có thể là số âm hoặc không âm. Vì độ dài 128 bit khá lớn nên nó cũng có tập lệnh cho tính toán vector cho số nguyên. Ví dụ để tính phép tính cộng cho 4 số nguyên, nó cộng và dư carry của mỗi số ra thanh ghi da dụng khác tại vị trí dư bit<br />
Ngoài ra UA cũng có 128 thanh ghi chấm động 128 bit.
127 63 31 0
[-------------------------|------------|-------------] <br />
UA không một thanh ghi cờ có độ dài 128 bit gọi là uflag. Nó dùng kèm với các chỉ lệnh có điều kiện như CMOVcc, Jcc.x86<br />
Vi lệnh của URA có độ dài cố định
Mặc dù kích thước vi lệnh thay đổi từ 1 byte đến 10 bytes nhưng nó được thiết kế rất dễ giải mã. Điều này làm cho nó có sự lai giữa [[RISC]] và [[CISC]], nên cực kì linh động trong mã hoá vi lệnh.
== Thực hiện ==
Hiện tại thiết kế này chưa có bản ngôn ngữ mô tả phần cứng và cũng chưa có phiên bản hiện thực.
Kiến trúc UA khá nhiều thanh ghi, bao gồm :
* Thanh ghi đa dụng: R0->R127 (128 bit)
* Thanh ghi cờ đoạn : RFrc dàird 32rs bitre
* Thanh ghi đoạn : rs0->rs7
 
=== Chuơng trình ===
+--------+---------+---------+-------+-------+---------+
</pre>
* BE BNE BGT BLTBLE BGEBLT BLE : branch to 10 bit offset
* LB,LH,LW,LD,LQ:rd= [rs]+offset 10 bit
* SB,SW,SD,SQ,SDQ: rd->[rs]+offset
* BCNTCNT : đếm bit của %rs -> %rd
 
=== Kiểu tích hợp hằng ===
+----------+-------+---+---------------------------+
</pre>
* ADDI,SUBI,MULI,DIVI $imm16,%rd: %rd=imm16 op %rd
* LI $imm16,%rd
 
 
== Trình biên dịch ==
Hiện chưa có trình biên dịch nào hỗ trợ
 
== Xem thêm ==
* [[Vi xử lý]]
229

lần sửa đổi