'''Bộ nhớ truy cập ngẫu nhiên tĩnh''' ('''SRAM''' hay '''RAM tĩnh''') là một loại bộ nhớ sử dụng công nghệ [[bán dẫn]]. Từ "tĩnh" nghĩa là bộ nhớ vẫn lưu dữ liệu nếu có điện, không như [[RAM động]] cần được nạp lại thường xuyên. Không nên nhầm RAM tĩnh với [[bộ nhớ chỉ đọc]] và [[bộ nhớ flash]] vì RAM tĩnh chỉ lưu được dữ liệu khi có điện.
==DesignThiết kế==
[[Hình:6t-SRAM-cell.png|nhỏ|300px|Một ô CMOS SRAM với sáu transitor.]]
Truy cập ngẫu nhiên nghĩa là bất kì một ô nhớ nào cũng đều có thể được đọc và ghi theo bất kì thứ tự nào.
Dòng 7:
Mỗi [[bit]] trong 1 thanh SRAM đơợc chứa trong 4 [[transistor]] tạo thành 2 cặp chéo nhau. Ô chứa này có 2 trạng thái '''0''' và '''1'''. Ngoài ra oòn 2 [[transistor]] được sử dụng điều khiển quyền truy cập tới 1 ô nhớ trong quá trình đọc và ghi. Tổng cộng, cần 6 [[transistor]] để chứa 1 [[bit]] bộ nhớ.
AccessTruy tocập thetới cell isđược enabledkích byhoạt thebởi word line (WL inở figuretrong hình) whichvốn controlsđiều thekhiển two2 transistor ''accesstruy cập'' transistors M<sub>5</sub> andvà M<sub>6</sub> which, invà khi tới turnlượt, controlđiều whetherkhiển thecho tới mỗi cell shouldsẽ beđược connectedkết tonối thetới bitcác lines[[đường bit]]: <span style="border-top: 1px solid">BL</span> andvà BL. TheyĐường bit được sử dụng đẻ aretruyền useddữ toliệu transfercho datacả forhai bothtác readvụ andđọc writevà operationsghi. While it's not strictly necessary to have two bit lines, both the signal and its inverse are typically provided since it improves [[noise margin]]s.
DuringTrong readsuốt accessesquá trình truy cập đọc, the bit lines are actively driven high and low by the inverters in the SRAM cell. This improves SRAM speed compared to [[Dynamic Random Access Memory|DRAMs]]—in a DRAM, the bit line is connected to storage capacitors and [[charge sharing]] causes the bitline to swing upwards or downwards. The symmetric structure of SRAMs also allows for [[differential signalling]], which makes small voltage swings more easily detectable. Another difference with DRAM that contributes to making SRAM faster is that commercial chips accept all address bits at a time. By comparison, commodity DRAMs have the address multiplexed in two halves, i.e. higher bits followed by lower bits, over the same package pins in order to keep their size and cost down.
TheKích sizethước ofcủa anmột bộ nhớ SRAM withvới ''m'' addressđưuòng linesđại chỉ và and ''n'' datađường dữ linesliệu islà 2<sup>''m''</sup> wordstừ, ortức 2<sup>''m''</sup> × ''n'' bitsbit.
