Khác biệt giữa bản sửa đổi của “RAM tĩnh”
Nội dung được xóa Nội dung được thêm vào
n Robot: Sửa đổi hướng |
|||
Dòng 5:
Truy cập ngẫu nhiên nghĩa là bất kì một ô nhớ nào cũng đều có thể được đọc và ghi theo bất kì thứ tự nào.
Mỗi [[bit]] trong 1 thanh SRAM được chứa trong 4 [[tranzito|transistor]] tạo thành 2 cặp chéo nhau. Ô chứa này có 2 trạng thái '''0''' và '''1'''. Ngoài ra
Truy cập tới cell được kích hoạt bởi word line (WL ở trong hình) vốn điều khiển 2 transistor ''truy cập'' M<sub>5</sub> và M<sub>6</sub>, và khi tới lượt, điều khiển cho tới mỗi cell sẽ được kết nối tới các [[đường bit]]: <span style="border-top: 1px solid">BL</span> và BL. Đường bit được sử dụng đẻ truyền dữ liệu cho cả hai tác vụ đọc và ghi. Mặc dù việc có cả 2 đường bit là không bắt buộc, những hầu hết đều cung cấp cả hai để cải thiện biên nhiễu tín hiệu.
| |||