Khác biệt giữa bản sửa đổi của “Flip-flop”
Nội dung được xóa Nội dung được thêm vào
nKhông có tóm lược sửa đổi |
nKhông có tóm lược sửa đổi |
||
Dòng 3:
[[Tập tin:Transistor Bistable interactive animated EN.svg|thumb|Minh họa hoạt đông của chốt SR (''R1, R2'' = 1 kΩ ''R3, R4'' = 10 kΩ).]]
[[Tập tin:R-S mk2.gif|thumb|| Một chốt SR tạo từ 2 [[cổng NOR]]]]
Một flip-flop (viết tắt trong sơ đồ f/f hay f-f) là một ''đa hài'' ổn định kép. Mạch này có thể được thực hiện để thay đổi trạng thái của tín hiệu áp dụng cho một hoặc nhiều đầu vào kiểm soát và sẽ có một hoặc hai kết quả đầu ra. Đây là yếu tố cơ bản lưu trữ trong logic tuần tự. Flip-flop và ''chốt'' là một khối xây dựng cơ bản của các hệ thống thiết bị điện tử kỹ thuật số được sử dụng trong các máy tính, truyền thông, và nhiều loại khác của hệ thống.<ref>Latches and Flip Flops (EE 42/100 Lecture 24 from Berkeley)</ref>
Flip-flop được chế tạo thành [[IC]] tự lập hoặc là phần tử tích hợp trong các [[IC]] khác.
Dòng 10:
Flip-flop thực hiện chức năng 1 bít nhớ trạng thái, với hai ngõ ra là thuận Q và đảo /Q. <ref name="Sequential Logic ">[http://www.electronics-tutorials.ws/sequential/seq_1.html Sequential Logic Circuits and the SR Flip-flop.] Electronics Tutorials, 2014. Retrieved 01 Apr 2015.</ref>
Nhu cầu điều khiển dẫn đến chế ra Flip-flop có thể có nhiều ngõ vào và cách thức tác động của ngõ lên kết quả khác nhau. Theo quy tắc chung, các ngõ vào chia ra 3 loại:
* ''Ngõ vào dữ liệu D'': Trị logic hay trạng thái chính cần chốt.
* ''Ngõ vào điều khiển không đồng bộ'': Khi ngõ khiển này ở ''mức tích cực'' (active) thì Flip-flop hoạt động theo cách nào đó. Ngõ này thường ký hiệu là EN (enable) hay gate. Mức tích cực do nhà chế tạo đặt ra, có thể là logic 1 (thuận) hay 0 (đảo).
* ''Ngõ vào clock hay nhịp đồng bộ CLK'': Có ở các Flip-flop cần hoạt động đồng bộ. Flip-flop thực hiện chức năng chính của nó, tại thời điểm ''sườn xung clock'' chuyển từ 0 lên mức cao.
Trong các ngõ khiển, thì R (Reset) thường nhắc đến nhiều nhất, nó Reset cho Q về trị logic 0.
Trong sử dụng phải tránh ''Xung đột'' do các ngõ khiển gây ra bất định kết quả, tức là phải thiết kế timing đúng, và các ngõ khiển không dùng đến thì phải nối vào ''logic không tích cực'' (inactive).
== Các đặc trưng hoạt động ==
=== Flip-flop RS ===
''Flip-flop RS'' hay Flip-flop SR <ref name="Sequential Logic "></ref> là một đa hài đợi, đơn giản nhất, có 2 ngõ vào R (Reset) và S (Set). R và S ngược nhau và xung đột nhau.
F/f RS được tích hợp làm ngõ khiển trong nhiều f/f còn lại.
=== Flip-flop RSH ===
''Flip-flop RSH'' <ref name="Sequential Logic "></ref> là f/f RS có thêm ngõ khiển EN hay Gate, mở cho R hay S tác động.
=== Flip-flop D ===
''Flip-flop D''-type <ref>[http://www.electronics-tutorials.ws/sequential/seq_4.html The D-type Flip Flop.] Electronics Tutorials, 2014. Retrieved 01 Apr 2015.</ref> là f/f đồng bộ, khi CLK tác động thì dữ liệu D chuyển tới ngõ ra Q.
=== Flip-flop T ===
Hàng 26 ⟶ 36:
=== Flip-flop JK ===
''Flip-flop JK'' <ref>[http://www.electronics-tutorials.ws/sequential/seq_2.html The JK Flip Flop.] Electronics Tutorials, 2014. Retrieved 01 Apr 2015.</ref> là f/f đồng bộ, khi CLK tác động thì xử lý dữ liệu 2 ngõ vào J và K theo bảng.
== Ứng dụng ==
Hàng 42 ⟶ 52:
==Liên kết ngoài==
{{commonscat|Flip-flop}}
[[Thể loại:Cổng logic]]
| |||