Khác biệt giữa bản sửa đổi của “RISC”
Nội dung được xóa Nội dung được thêm vào
n →Những RISC đầu tiên: chính tả, replaced: thực hiên → thực hiện |
n chính tả, replaced: lênh → lệnh (2) |
||
Dòng 1:
'''RISC''' (viết tắt của '''''R'''educed '''I'''nstructions '''S'''et '''C'''omputer - Máy tính với tập lệnh đơn giản hóa'') là một phương pháp thiết kế các bộ [[vi xử lý]] (VXL) theo hướng đơn giản hóa tập lệnh, trong đó thời gian thực thi tất cả các
== Định hướng thiết kế RISC ==
Dòng 6:
Những năm cuối của [[thập niên 1970]], các nhà nghiên cứu của IBM (và cả một số dự án khác) đã chứng minh rằng phần lớn các phương pháp đánh địa chỉ trực giao thường bị các chương trình bỏ qua. Đây chính là kết quả không mong đợi do sử dụng các [[trình biên dịch]] cấp cao thay vì sử dụng [[hợp ngữ]]. Các trình dịch tại thời điểm đó không đủ khả năng để tận dụng hết tính năng của các bộ VXL [[CISC]]; chủ yếu là do sự khó khăn trong thiết kế trình dịch. Trình biên dịch càng trở nên phổ biến thì các tính năng này lại càng bị bỏ quên.
Một nghiên cứu khác cũng chỉ ra rằng những tính năng này ít được dùng vì thực ra chúng được thực thi chậm hơn một nhóm lệnh cùng thực hiện tác vụ đó. Đây giống như một nghịch lý của quá trình thiết kế VXL, người thiết kế không có đủ thời gian để tối ưu cho tất cả các lệnh, do đó họ chỉ chú trọng đến những
Cũng trong thời gian này, CPU bắt đầu hoạt động nhanh hơn bộ nhớ. Thậm chí trong thập niên 1970, người ta cho rằng điều này sẽ còn tiếp tục không dưới 1 thập niên nữa, và tới lúc đó CPU sẽ nhanh hơn bộ nhớ hàng chục tới hàng trăm lần. Có lẽ đã đến lúc CPU cần thêm nhiều thanh ghi (sau này gọi là ''cache'') để có thể hoạt động ở tốc độ cao hơn. Những [[thanh ghi]] và [[bộ nhớ đệm]] mới sẽ cần khoảng trống trên [[bo mạch]] hoặc trên [[chip]] được tạo ra nếu giảm sự phức tạp của CPU.
| |||