'''Chip cầu bắc''', hay còn gọi là '''Memory Controller Hub''' ('''MCH'''), là một trong hai chip trong một [[chipset]] trên một [[bo mạch chủ]] của PC, chip còn lại là [[chip cầu nam]]. Thông thường thì chipset luôn được tách thành chip cầu bắc và chip cầu nam mặc dù đôi khi hai chip này được kết hợp làm một.
==OverviewTổng quan==
TheChip northbridgecầu typicallybắc handlesđảm communicationsnhiệm betweenviệc theliên lạc giữa các thiết bị [[Central processing unit|CPU]], [[RAM]], [[Accelerated Graphics Port|AGP]] orhoặc [[PCI Express]], andvà thechip [[Southbridgecầu (computing)|southbridge]]nam. SomeMột northbridgesvài alsoloại containcòn integratedchứa videochương controllers,trình whichđiều arekhiển alsovideo knowntích ashợp, hay còn gọi alà Graphics and Memory Controller Hub (GMCH). BecauseVì differentcác processorsbộ andxử lý và RAM requirekhác differentnhau signalling,yêu acầu northbridgecác willtín typicallyhiệu workkhác withnhau, onlymột onechip orcầu twobắc classeschỉ oflàm [[Centralviệc processingvới unit|CPUs]]một andhoặc hai loại CPU và nói generallychung onlychỉ onevới typemột ofloại RAM. ThereCó aremột aít fewloại chipsetschipset thathỗ supporttrợ twohai types ofloại RAM (generallynhững theseloại arenày availablethường whenđược theresử isdụng akhi shiftcó tosự athay newđổi standardvề chuẩn). ForVí exampledụ, thechip northbridgecầu frombắc thecủa chipset [[NVIDIA]] [[nForce2]] chipsetchỉ willlàm onlyviệc workvới withbộ xử lý [[Duron]], [[Athlon]], andvà [[Athlon XP]] processors combined withvới [[DDR SDRAM]], thechipset [[Intel]] i875 chipsetchỉ willlàm onlyviệc workvới withhệ systemsthống usingsử dụng bộ xử lý [[Pentium 4]] processors orhoặc [[Celeron]] processorscó thattốc haveđộ alớn clock speed greater thanhơn 1.3 GHz andvà sử utilizedụng DDR SDRAM, and thechipset [[Intel]] i915g chipset onlychỉ workslàm withviệc thevới [[Intel]] [[Pentium 4]] and thevà [[Intel]] [[Celeron]], butnhưng itcó canthể usesử dụng bộ nhớ DDR orhoặc [[DDR2 SDRAM|DDR2]] memory.
===Etymology===
The name is derived from drawing the architecture in the fashion of a map. The CPU would be at the top of the map at due north. The CPU would be connected to the chipset via a fast bridge (the northbridge) located north of other system devices as drawn. The northbridge would then be connected to the rest of the chipset via a slow bridge (the southbridge) located south of other system devices as drawn.
