Hiệu ứng cơ thể nổi

Hiệu ứng cơ thể nổi là hiệu ứng phụ thuộc vào tiềm năng cơ thể của một transistor được ghi nhận bằng silicon trong công nghệ cách điện (SOI) đối với lịch sử sai lệch của nó và các quá trình tái hợp sóng mang. Cơ thể của transistor tạo thành một tụ điện chống lại chất nền cách điện. Điện tích tích tụ trên tụ điện này và có thể gây ra tác dụng phụ, ví dụ, mở các transistor ký sinh trong cấu trúc và gây rò rỉ ngoài trạng thái, dẫn đến tiêu thụ dòng điện cao hơn và trong trường hợp DRAM bị mất thông tin từ các tế bào bộ nhớ. Nó cũng gây ra hiệu ứng lịch sử, sự phụ thuộc của điện áp ngưỡng của transistor vào các trạng thái trước đó của nó. Trong các thiết bị tương tự, hiệu ứng cơ thể nổi được gọi là hiệu ứng kink.

Một biện pháp đối phó với hiệu ứng cơ thể nổi liên quan đến việc sử dụng các thiết bị đã cạn kiệt hoàn toàn. Lớp cách điện trong các thiết bị FD mỏng hơn đáng kể so với chiều rộng suy giảm kênh. Do đó điện tích và do đó tiềm năng cơ thể của các transistor là cố định.[1] Tuy nhiên, hiệu ứng kênh ngắn bị xấu đi trong các thiết bị FD, thân máy vẫn có thể sạc nếu cả nguồn và cống cao và kiến trúc không phù hợp với một số thiết bị tương tự cần tiếp xúc với thân máy.[2] Lập rãnh lai là một cách tiếp cận khác.[3]

Mặc dù hiệu ứng cơ thể nổi có vấn đề với chip SOI DRAM, nhưng nó được khai thác làm nguyên tắc cơ bản cho công nghệ Z-RAM và T-RAM. Vì lý do này, hiệu ứng đôi khi được gọi là hiệu ứng Cinderella (Lọ Lem) trong bối cảnh của các công nghệ này, bởi vì nó biến một nhược điểm thành một lợi thế.[4] AMDHynix được cấp phép Z-RAM, nhưng đến năm 2008 đã không đưa nó vào sản xuất.[5] Một công nghệ tương tự khác (và đối thủ cạnh tranh Z-RAM) được phát triển tại Toshiba [6][7] và được tinh chỉnh tại Intel là Floating Body Cell (FBC).[5][8]

Tham khảo

sửa
  1. ^ Shahidi, G. G. (2002). “SOI technology for the GHz era”. IBM Journal of Research and Development. IBM. 46 (2.3): 121–131. doi:10.1147/rd.462.0121. ISSN 0018-8646.
  2. ^ Cataldo, Anthony (26 tháng 11 năm 2001). “Intel Does About-Face on SOI, Backs High-k Dielectric”. EE Times. Stanford, California. Truy cập ngày 30 tháng 3 năm 2019.
  3. ^ Kallender, Paul (17 tháng 12 năm 2001). “Mitsubishi SOI Process Uses Hybrid Trench Isolation”. EE Times. Makuhari, Japan. Truy cập ngày 30 tháng 3 năm 2019.
  4. ^ Z-RAM Shirnks Embedded Memory Lưu trữ 2016-03-03 tại Wayback Machine, Microprocessor Report
  5. ^ a b Mark LaPedus (17 tháng 6 năm 2008). “Intel explores floating-body cells on SOI”. EE Times. Truy cập ngày 23 tháng 5 năm 2019.
  6. ^ Samuel K. Moore (1 tháng 1 năm 2007). “Winner: Masters of Memory Swiss firm crams 5 megabytes of RAM into the space of one”. IEEE Spectrum. Truy cập ngày 23 tháng 3 năm 2019.
  7. ^ Yoshiko Hara (7 tháng 2 năm 2002). “Toshiba cuts capacitor from DRAM cell design”. EE Times. Truy cập ngày 23 tháng 3 năm 2019.
  8. ^ Nick Farrell (11 tháng 12 năm 2006). “Intel talks up Floating Body Cells”. The Inquirer. Bản gốc lưu trữ ngày 6 tháng 3 năm 2010. Truy cập ngày 23 tháng 3 năm 2019.

Đọc thêm

sửa
  • Takashi Ohsawa; Takeshi Hamamoto (2011). Floating Body Cell: A Novel Capacitor-Less DRAM Cell. Pan Stanford Publishing. ISBN 978-981-4303-07-1.